開關(guān)電源作為電子設(shè)備的 “心臟”，其高頻開關(guān)特性（如 MOSFET/IGBT 的快速通斷）易產(chǎn)生電磁干擾（EMI），而共模干擾是導(dǎo)致 EMC 測試失敗的主要原因之一。以下從EMC 摸底測試核心項目和共模干擾抑制方案兩方面詳細說明：

一、開關(guān)電源 EMC 摸底測試項目及標準

開關(guān)電源的 EMC 測試需覆蓋電磁發(fā)射（EMI）和抗擾度（EMS），核心參考標準包括：

guojibiaozhun：EN 55022（信息技術(shù)設(shè)備 EMI）、EN 61000-4 系列（抗擾度）。

國內(nèi)標準：GB/T 9254（輻射與傳導(dǎo)發(fā)射）、GB/T 17626 系列（抗擾度）。

1. 電磁發(fā)射（EMI）測試（重點關(guān)注共模干擾相關(guān)項目）

傳導(dǎo)發(fā)射（CE）

測試頻段：150kHz~30MHz，通過 LISN（線路阻抗穩(wěn)定網(wǎng)絡(luò)）測量電源線的差模與共模干擾。

共模干擾特征：相線（L）與地線（PE）、中性線（N）與地線（PE）之間的干擾，在頻譜上表現(xiàn)為寬頻噪聲（尤其 1MHz 以上頻段）。

限值要求：Class B 設(shè)備（民用）在 150kHz~500kHz 為 66~56dBμV（準峰值），500kHz~30MHz 為 56~46dBμV。

輻射發(fā)射（RE）

測試頻段：30MHz~1GHz，在電波暗室中通過天線接收空間輻射。

共模干擾貢獻：共模電流通過電源線、外殼或內(nèi)部線纜形成 “天線效應(yīng)”，在 30MHz~300MHz 頻段易超標（如未屏蔽的引線輻射）。

限值要求：Class B 設(shè)備在 30MHz~230MHz 為 40~54dBμV/m，230MHz~1GHz 為 47dBμV/m。

2. 抗擾度（EMS）測試（驗證對外部干擾的抵御能力）

靜電放電（ESD）：接觸放電 ±6kV，空氣放電 ±15kV，模擬人體靜電對電源的干擾（IEC ）。

電快速瞬變脈沖群（EFT/B）：電源端口 ±2kV，信號端口 ±1kV，驗證共模抑制電路對脈沖干擾的過濾能力（IEC ）。

浪涌抗擾度：電源端口 ±2kV（差模）、±4kV（共模），模擬雷擊引入的共模過電壓（IEC ）。

二、開關(guān)電源共模干擾的主要來源

共模干擾是指相線與地線、中性線與地線之間的電位差形成的干擾，核心來源包括：

開關(guān)管的 dv/dt 耦合

MOSFET/IGBT 在開關(guān)瞬間（dv/dt 可達 50~100V/ns），通過其寄生電容（如柵極 - 源極電容 Cgs、漏極 - 源極電容 Cds）與散熱片、外殼之間的耦合電容，形成共模電流回路（開關(guān)管→散熱片→地→電網(wǎng)）。

變壓器的共模噪聲

高頻變壓器的原副邊繞組存在分布電容（Cpd），開關(guān)噪聲通過分布電容耦合至副邊，再經(jīng)負載回路形成共模干擾。

輸入 / 輸出線纜的天線效應(yīng)

未屏蔽的輸入電源線、輸出直流線作為共模電流的 “輻射天線”，將共模干擾以電磁波形式輻射出去（30MHz 以上頻段顯著）。

接地與布局缺陷

接地環(huán)路、PCB 布局不合理（如功率回路與控制回路交叉）導(dǎo)致共模電流無法有效泄放，加劇干擾。

三、共模干擾抑制方案（分層抑制 + 源頭控制）

針對共模干擾的傳播路徑，需從濾波、隔離、布局三方面構(gòu)建抑制體系：

1. 共模濾波電路優(yōu)化（核心手段）

輸入端共模濾波器設(shè)計

選用多級共模電感（磁芯采用高磁導(dǎo)率鎳鋅鐵氧體，如 T38 材質(zhì)），初級電感量≥10mH（150kHz~1MHz），次級增加高頻補償繞組（提升 10MHz 以上抑制能力）。

共模電感與 X/Y 電容配合：X 電容（0.1~1μF，跨接 L-N）抑制差模干擾，Y 電容（1000pF~0.01μF，跨接 L-PE/N-PE）提供共模電流泄放路徑（需控制漏電流≤3.5mA，符合安全標準）。

安裝位置：濾波器緊貼電源輸入端，輸入線與輸出線嚴格分離，避免交叉耦合（“輸入 - 濾波 - 功率電路” 路徑最短化）。

輸出端共模抑制

輸出直流線串聯(lián)小型共模扼流圈（如磁環(huán)套線，繞 2~3 圈），抑制共模電流通過輸出線輻射。

輸出端正負極與地之間并聯(lián)高頻 Y 電容（100~1000pF），為副邊共模噪聲提供泄放通道（注意與原邊 Y 電容配合，避免形成地環(huán)路）。

2. 隔離與屏蔽強化（阻斷耦合路徑）

變壓器共模隔離優(yōu)化

采用分段繞制 + 屏蔽層工藝：原副邊之間增加銅箔屏蔽層（接地），降低分布電容 Cpd（從數(shù)百 pF 降至 10pF 以下），阻斷噪聲耦合。

選用低分布電容變壓器（如平面變壓器），減少原副邊的寄生電容耦合。

開關(guān)管與散熱片屏蔽

開關(guān)管（MOSFET/IGBT）與散熱片之間增加絕緣導(dǎo)熱墊片 + 法拉第屏蔽（薄銅箔接地），降低兩者之間的耦合電容（從 100pF 降至 10pF 以下），減少 dv/dt 引起的共模電流。

散熱片單點接地（接 PE），避免成為共模干擾的輻射源。

外殼屏蔽

電源外殼采用鍍鋅鋼板（厚度≥0.3mm），接縫處用導(dǎo)電泡棉密封，確保共模電流通過外殼接地泄放，而非通過線纜輻射。

3. PCB 布局與接地設(shè)計（減少內(nèi)部耦合）

功率回路與接地優(yōu)化

功率回路（開關(guān)管 - 變壓器 - 整流管）布線短、粗、直，回路面積≤3cm2，減少共模電流產(chǎn)生的磁場耦合。

采用單點接地 + 接地平面：功率地（PGND）與信號地（SGND）通過 0 歐電阻或磁珠單點連接，控制回路鋪設(shè)完整接地平面，為共模電流提供低阻抗路徑。

敏感電路隔離

控制電路（如 PWM 芯片、反饋電路）遠離功率器件，通過接地隔離帶（PCB 銅皮，多打接地過孔）與功率區(qū)分隔。

反饋信號線采用雙絞線 + 屏蔽層，屏蔽層單端接地（接信號地），減少共模干擾耦合。

4. 源頭抑制：降低開關(guān)噪聲

軟開關(guān)技術(shù)應(yīng)用

采用零電壓開關(guān)（ZVS）/ 零電流開關(guān)（ZCS）拓撲（如 LLC 諧振、移相全橋），降低開關(guān)管的 dv/dt、di/dt（從 100V/ns 降至 20V/ns 以下），減少共模干擾源強度。

開關(guān)管驅(qū)動電路優(yōu)化

柵極驅(qū)動電阻（Rg）分級控制：開通時用小電阻（加速開通），關(guān)斷時用大電阻（減緩關(guān)斷，降低 dv/dt），平衡開關(guān)速度與干擾。

驅(qū)動電路增加RC 吸收網(wǎng)絡(luò)（10Ω+100pF），抑制柵極振蕩產(chǎn)生的高頻噪聲。

5. 驗證與迭代

整改后通過傳導(dǎo) / 輻射發(fā)射測試，重點關(guān)注 1MHz~30MHz 共模干擾是否降至限值以下（如某頻段從 60dBμV 降至 45dBμV）。

用近場探頭檢測共模電流熱點（如共模電感、Y 電容連接處），優(yōu)化接地阻抗，確保干擾有效泄放。